Wie Intel plant, CPUs mit Foveros 3D zu revolutionieren

Viele von euch sind vielleicht mit dem Moore’schen Gesetz vertraut, das besagt, dass die Anzahl der Transistoren auf einem Chipset alle zwei Jahre zunimmt, während die Fläche des Chipsets reduziert wird. Und gemäß dem aktuellen Trend in der Branche scheint das Gesetz überall wahr zu sein, da die Hersteller kontinuierlich versuchen, mehr Rechenleistung auf einem kleineren Chipset unterzubringen. Diese Aussage gilt sowohl für die mobile als auch für die Computerindustrie, und wir sehen Hersteller wie Apple und Huawei, die die Grenzen verschieben, um die Größe des Chipsets zu verkleinern. Und jetzt springt Intel auf den Zug auf, um die Größe seiner Chipsets mit seiner neuen Architektur, Foveros 3D, zu verkleinern.

Auf der Architectural Day-Veranstaltung gestern hat Intel eine neue Strategie vorgestellt, um seine kommenden Prozessoren zu entwickeln, mit der es in der Lage sein wird, verschiedene Komponenten einer CPU in einzelne Elemente, sogenannte „Chiplets“, zu zerlegen. Der Prozess, den Intel Foveros 3D nennt, stapelt im Wesentlichen verschiedene Komponenten auf einem Chipset. Dadurch kann das Chipset von zusätzlicher Rechenleistung, Speicher, Grafik, KI-Computing usw. profitieren, indem einzelne Elemente vertikal übereinander gestapelt werden, während die Größe verkleinert wird und gleichzeitig die gleiche oder mehr Rechenleistung erhalten bleibt.

Chiplets sind kleine Siliziumkomponenten, die übereinander gestapelt werden können: ähnlich wie Lego-Bausteine. Durch die Verwendung von Chiplets müssen Hersteller nicht mehr ein Chipset aus Silizium in einem Stück herausarbeiten. Stattdessen können sie die verfügbaren Chiplets für verschiedene Module nutzen und sie übereinander stapeln. Die Vorteile sind offensichtlich: Durch die Verwendung von Chiplets müssen Hersteller nicht den mühsamen Prozess durchlaufen, alle Module auf ein einzelnes Stück Silizium zu graften.

Neben dem 3D-Stapeln bringt ein weiterer Stapelprozess, das 2D-Stapeln, seine eigenen Vor- und Nachteile mit sich und erfüllt den Zweck bis zu einem gewissen Grad. Der Prozess beinhaltet die Trennung verschiedener Komponenten in kleinere Chiplets, von denen jedes separat unter Verwendung unterschiedlicher Produktionsknoten hergestellt werden kann. Im Gegensatz zum 3D-Stapeln benötigen Chipsets, die auf 2D-Stapeln basieren, jedoch mehr Energie und bieten kein angemessenes Leistungsniveau. In letzter Zeit war Intel oft in den Nachrichten wegen seines 10-nm-Chipsets, und einige spekulierten sogar, dass das Projekt nach vielen Hürden im Herstellungsprozess ganz eingestellt wurde. Andererseits wies Intel die Spekulationen zurück und erklärte, dass es Fortschritte bei 10 nm macht, indem es die Vorteile des 2D-Stapelns nutzt.

Zusätzlich zu Chiplets und Stapeln hatte Intel auch einige andere Fortschritte zu teilen, darunter Gen11 integrierte Grafik und die Sunny Cove CPU-Architektur. Die Sunny Cove-Architektur wird voraussichtlich im Kern von Intels nächsten Xeon- und Core-Prozessoren stehen und soll die parallelen Ausführungsgeschwindigkeiten verbessern und die Latenz verringern. Intel verspricht, im zweiten Halbjahr 2019 Core-Serie CPUs auf Basis von Sunny Cove zu liefern. Und die Xeon-Serie CPUs irgendwo im ersten Halbjahr des nächsten Jahres.

Was die Verwendung von Foveros-basierten Prozessoren in verschiedenen Smartphones und Tablets betrifft, hat Intel gesagt, dass es wahrscheinlich ist, dass ihre Prozessoren in verschiedenen kommenden Smartphones und Tablets ab der zweiten Hälfte des Jahres 2019 verwendet werden. Aber mit Smartphone-Herstellern, die beginnen, faltbare Displays in ihren Smartphones und Tablets zu verwenden, wird es für Intel mit der Stapelarchitektur keine einfache Aufgabe sein.