인텔이 Foveros 3D로 CPU 혁신을 계획하는 방법

많은 분들이 무어의 법칙에 대해 알고 계실 것입니다. 이 법칙은 칩셋의 트랜지스터 수가 2년마다 증가하고 칩셋의 크기는 줄어든다고 말합니다. 현재 업계의 추세에 따르면, 이 법칙은 모든 곳에서 사실인 것 같으며, 제조업체들은 더 작은 칩셋에 더 많은 컴퓨팅 파워를 집어넣기 위해 지속적으로 노력하고 있습니다. 이 진술은 모바일 및 컴퓨터 산업 모두에 해당하며, 애플과 화웨이와 같은 제조업체들이 칩셋의 크기를 줄이기 위해 한계를 밀어붙이고 있는 것을 보고 있습니다. 이제 인텔은 새로운 아키텍처인 Foveros 3D로 칩셋의 크기를 줄이기 위해 동참합니다.

어제 열린 아키텍처 데이 행사에서 인텔은 다가오는 프로세서를 개발하기 위한 새로운 전략을 공개했습니다. 이를 통해 CPU의 다양한 구성 요소를 ‘칩렛’이라고 불리는 개별 요소로 분해할 수 있게 됩니다. 인텔이 부르는 이 과정은 Foveros 3D로, 본질적으로 다양한 구성 요소를 칩셋 위에 쌓는 방식입니다. 이렇게 함으로써 칩셋은 개별 요소를 수직으로 쌓아 추가적인 처리 능력, 메모리, 그래픽, AI 컴퓨팅 등을 활용할 수 있으며, 크기를 줄이면서도 동일하거나 더 많은 컴퓨팅 파워를 유지할 수 있습니다.

칩렛은 서로 위에 쌓을 수 있는 작은 실리콘 구성 요소로, 레고 블록과 유사합니다. 칩렛을 사용함으로써 제조업체들은 더 이상 실리콘에서 단일 조각으로 칩셋을 조각내야 할 필요가 없습니다. 대신, 그들은 다양한 모듈에 사용할 수 있는 칩렛을 활용하고 이를 다른 칩렛 위에 쌓을 수 있습니다. 이점은 분명합니다. 칩렛을 사용함으로써 제조업체들은 모든 모듈을 단일 실리콘 조각에 접합하는 번거로운 과정을 거치지 않아도 됩니다.

3D 스태킹 외에도, 2D 스태킹이라고 불리는 또 다른 스태킹 과정이 있으며, 이는 장단점이 있으며 어느 정도 목적을 달성합니다. 이 과정은 다양한 구성 요소를 더 작은 칩렛으로 분리하는 것을 포함하며, 각 칩렛은 서로 다른 생산 노드를 사용하여 별도로 제조될 수 있습니다. 그러나 3D 스태킹과 달리, 2D 스태킹 기반의 칩셋은 더 많은 전력을 소모하고 적절한 성능 수준을 제공하지 않습니다. 최근 인텔은 10nm 칩셋으로 많은 뉴스에 등장했으며, 일부는 제조 과정에서 많은 장애물에 직면한 후 프로젝트를 완전히 중단했다고 추측하기도 했습니다. 반면 인텔은 이러한 추측을 부인하며 2D 스태킹을 활용하여 10nm에서 진전을 이루고 있다고 밝혔습니다.

칩렛과 스태킹 외에도, 인텔은 Gen11 통합 그래픽 및 써니 코브 CPU 아키텍처와 같은 다른 발전 사항도 공유했습니다. 써니 코브 아키텍처는 인텔의 차세대 제온 및 코어 프로세서의 핵심이 될 것으로 예상되며, 병렬 실행 속도를 개선하고 지연 시간을 줄일 것으로 기대됩니다. 인텔은 2019년 하반기에 써니 코브 기반의 코어 시리즈 CPU를 제공할 것이라고 약속하고 있으며, 제온 시리즈 CPU는 내년 상반기 중에 출시될 예정입니다.

Foveros 기반 프로세서를 다양한 스마트폰 및 태블릿에서 사용하는 것에 대해 인텔은 2019년 하반기부터 다양한 스마트폰 및 태블릿에서 그들의 프로세서가 사용될 것으로 보인다고 말했습니다. 그러나 스마트폰 제조업체들이 스마트폰과 태블릿에 접이식 디스플레이를 사용하기 시작하면서, 인텔에게는 스태킹 아키텍처로 인해 쉬운 일이 아닐 것입니다.